• <ul id="ikuqo"></ul>
    <tfoot id="ikuqo"></tfoot>
    <tfoot id="ikuqo"></tfoot>
  • <ul id="ikuqo"><sup id="ikuqo"></sup></ul>
  • 閱讀 | 訂閱
    閱讀 | 訂閱
    測試測量

    單片機硬件參數設計解析(二)

    星之球激光 來源:電子發燒友2012-05-29 我要評論(0 )   

    3 電源完整性PI PI的提出,源于當不考慮電源的影響下基于布線和器件模型而進行SI分析時所帶來的巨大誤差,相關概念如下。 ◆ 電子噪聲,指電子線路中某些元器件產生的隨...

    3 電源完整性PI

     

      PI的提出,源于當不考慮電源的影響下基于布線和器件模型而進行SI分析時所帶來的巨大誤差,相關概念如下。

      ◆ 電子噪聲,指電子線路中某些元器件產生的隨機起伏的電信號。

      ◆ 地彈噪聲。當PCB板上的眾多數字信號同步進行切換時(如CPU的數據總線、地址總線等),由于電源線和地線上存在阻抗,會產生同步切換噪聲,在地線上還會出現地平面反彈噪聲(簡稱地彈)。SSN和地彈的強度也取決于集成電路的I/O特性、PCB板電源層和地平面層的阻抗以及高速器件在PCB板上的布局和布線方式。負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數目的增加均會導致地彈的增大。

      ◆ 回流噪聲。只有構成回路才有電流的流動,整個電路才能工作。這樣,每條信號線上的電流勢必要找一個路徑,以從末端回到源端。一般會選擇與之相近的平面。由于地電平面(包括電源和地)分割,例如地層被分割為數字地、模擬地、屏蔽地等,當數字信號走到模擬地線區域時,就會產生地平面回流噪聲。

      ◆ 斷點,是信號線上阻抗突然改變的點。如用過孔(via)將信號輸送到板子的另一側,板間的垂直金屬部分是不可控阻抗,這樣的部分越多,線上不可控阻抗的總量就越大。這會增大反射。還有,從水平方向變為垂直方向的90°的拐點是一個斷點,會產生反射。如果這樣的過孔不能避免,那么盡量減少它的出現。

      在一定程度上,我們只能減弱因電源不完整帶來的系列不良結果,一般會從降低信號線的串繞、加去耦電容、盡量提供完整的接地層等措施著手。

     

      4 EMC

     

      EMC包括電磁干擾和電磁抗干擾兩個部分。

      一般數字電路EMS能力較強,但是EMI較大。電磁兼容技術的控制干擾,在策略上采用了主動預防、整體規劃和“對抗”與“疏導”相結合的方針。

      主要的EMC設計規則有:

      ① 20H規則。PowerPlane(電源平面)板邊緣小于其與GroundPlane(地平面)間距的20倍。

      ② 接地面處理。接地平面具有電磁學上映象平面(ImagePlane) 的作用。若信號線平行相鄰于接地面,可產生映像電流抵消信號電流所造成的輻射場。PCB上的信號線會與相鄰的接地平面形成微波工程中常見的Micro-strip Line(微帶線)或Strip Line(帶狀線)結構,電磁場會集中在PCB的介質層中,減低電磁輻射。

      因為,Strip Line的EMI性能要比Micro-strip Line的性能好。所以,一些輻射較大的走線,如時鐘線等,最好走成Strip Line結構。

      ③ 混合信號PCB的分區設計。第一個原則是盡可能減小電流環路的面積;第二個原則是系統只采用一個參考面。相反,如果系統存在兩個參考面,就可能形成一個偶極天線;而如果信號不能通過盡可能小的環路返回,就可能形成一個大的環狀天線。對于實在必須跨區的情況,需要通過,在兩區之間加連接高頻電容等技術。

      ④ 通過PCB分層堆疊設計控制EMI輻射。PCB分層堆疊在控制EMI輻射中的作用和設計技巧,通過合適的疊層也可以降低EMI。

      從信號走線來看,好的分層策略應該是把所有的信號走線放在一層或若干層,這些層緊挨著電源層或接地層。對于電源,好的分層策略應該是電源層與接地層相鄰,且電源層與接地層的距離盡可能小,這就是我們所講的“分層"策略。

      ⑤ 降低EMI的機箱設計。實際的機箱屏蔽體由于制造、裝配、維修、散熱及觀察要求,其上一般都開有形狀各異、尺寸不同的孔縫,必須采取措施來抑制孔縫的電磁泄漏。一般來說,孔縫泄漏量的大小主要取決于孔的面積、孔截面上的最大線性尺寸、頻率及孔的深度。

      ⑥ 其它技術。在IC的電源引腳附近合理地安置適當容量的電容,可使IC輸出電壓的跳變來得更快。然而,問題并非到此為止。由于電容呈有限頻率響應的特性,這使得電容無法在全頻帶上生成干凈地驅動IC輸出所需要的諧波功率。除此之外,電源匯流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降,這些瞬態電壓就是主要的共模EMI干擾源。為了控制共模EMI,電源層要有助於去耦和具有足夠低的電感,這個電源層必須是一個設計相當好的電源層的配對。問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數)。通常,電源分層的間距是0.5mm(6mil),夾層是FR4材料,則每平方英寸電源層的等效電容約為75pF。顯然,層間距越小電容越大。

     

      5 熱設計

     

      電子元件密度比以前高了很多,同時功率密度也相應有了增加。由于電子元器件的性能會隨溫度發生變化,溫度越高其電氣性能會越低。

      (1)數字電路散熱原理

      半導體器件產生的熱量來源于芯片的功耗,熱量的累積必定導致半導體結點溫度的升高。隨著結點溫度的提高,半導體器件性能將會下降,因此芯片廠家都規定了半導體器件的結點溫度。在高速電路中,芯片的功耗較大,在正常條件下的散熱不能保證芯片的結點溫度不超過允許工作溫度,因此需要考慮芯片的散熱問題。

      在通常條件下,熱量的傳遞通過傳導、對流、輻射3種方式進行。

      散熱時需要考慮3種傳熱方式。例如使用導熱率好的材料,如銅、鋁及其合金做導熱材料,通過增加風扇來加強對流,通過材料處理來增強輻射能力等。

      簡單熱量傳遞模型:熱量分析中引入一個熱阻參數,類似于電路中的電阻。如果電路中的電阻計算公式為R=ΔE/I,則對應的熱阻對應公式為R=Δt/P(P表示功耗,單位W;Δt表示溫差,單位℃)。熱阻的單位為℃/W,表示功率增加1W時所引起的溫升。考慮集成芯片的熱量傳遞,可以使用圖5描述的溫度計算模型。

      由上所述,可推導出

      Tc=Tj-P× RJC

      也就是說,當Tc實測值小于根據數據手冊所提供數據計算出的最大值時,芯片可正常工作。

      (2)散熱處理

      為了保證芯片能夠正常工作,必須使Tj不超過芯片廠家提供的允許溫度。根據Tj=Ta+P×R可知,如果環境溫度降低,或者功耗減少、熱阻降低等都能夠使Tj降低。實際使用中,對環境溫度的要求可能比較苛刻,功耗降低只能依靠芯片廠家技術,所以為了保證芯片的正常工作,設計人員只能在降低熱阻方面考慮。

     

      結 語

     

      以上提到的高速單片機設計思想和方法,目前已經在國外的公司得到實踐和發展,但是國內這方面的研究和實踐還很少。該設計思想在我們公司實踐、摸索,提高了產品可靠性。在這里推薦給各位同行,期望共同探討。

     

    轉載請注明出處。

    暫無關鍵詞
    免責聲明

    ① 凡本網未注明其他出處的作品,版權均屬于激光制造網,未經本網授權不得轉載、摘編或利用其它方式使用。獲本網授權使用作品的,應在授權范圍內使 用,并注明"來源:激光制造網”。違反上述聲明者,本網將追究其相關責任。
    ② 凡本網注明其他來源的作品及圖片,均轉載自其它媒體,轉載目的在于傳遞更多信息,并不代表本媒贊同其觀點和對其真實性負責,版權歸原作者所有,如有侵權請聯系我們刪除。
    ③ 任何單位或個人認為本網內容可能涉嫌侵犯其合法權益,請及時向本網提出書面權利通知,并提供身份證明、權屬證明、具體鏈接(URL)及詳細侵權情況證明。本網在收到上述法律文件后,將會依法盡快移除相關涉嫌侵權的內容。

    網友點評
    0相關評論
    精彩導讀