亚洲欧美日韩高清中文在线,亚洲最新中文字幕,久久亚洲精品中文字幕

2022年11月11-13日，第十九屆“中國光谷”國際光電子博覽會暨論壇（以下簡稱“武漢光博會”）將于中國光谷科技會展中心舉辦。同期還將舉辦“2022先進光刻技術研討會”，屆時將邀請業內知名專家，共同探討光刻技術的前沿進展及未來發展趨勢。

會議主題：2022先進光刻技術研討會

會議時間：2022年11月12日9:30-16:45

會議地點：中國光谷科技會展中心三樓

???

組織機構

主辦單位：國家工信部、國家科技部、國家知識產權局、中國科學院、中國國際貿促會、湖北省人民政府

承辦單位：武漢市人民政府、武漢東湖新技術開發區管委會

執行承辦單位：中國激光雜志社、上海意桐光電科技有限公司

???

大會主席

王向朝

中國科學院上海光學精密機械研究所研究員

韋亞一

中國科學院微電子研究所研究員

???

部分邀請嘉賓

師江柳

北京超弦存儲器研究院首席光刻科學家

報告題目及摘要

題目：先進DRAM光刻工藝研發介紹

摘要：DRAM存儲芯片市場份額巨大，發展前景廣闊，是半導體產業的核心支柱之一。中國的DRAM市場接近全球的60%，但自給能力嚴重不足，亟需關鍵技術的突破。當前，北京超弦存儲器研究院積極搭平臺、引人才、建隊伍、出成果，為國產存儲器產業發展提供技術來源、協調資源調配、培養專業人才、實施知識產權保護，致力于成為國內存儲器技術發展的“探路人”。本報告介紹先進DRAM光刻工藝研發的理論和方法。

施偉杰

東方晶源微電子科技（北京）有限公司常務副總經理

報告題目及摘要

題目：Practice on HPO：A Timing emphasis OPC Approach for OCV improvement

摘要：The Fabless/Fab mode has been proven successfully for IC manufacturing for decades. Fabs focused on patterning and yield while fabless concentrated on electrical performance, known as PPA. As the feature sizes continuously shrink, the design capability gap between available and realized manufacturing scaling grows larger, which eventually affects cost and time-to-market. To bridge this gap, a systematic solution namely, HPO (Holistic Processes Optimization) ,has been proposed by DFJY, which involves process variation aware physical design flow, timing and power aware OPC for electrical process window improvements and wafer defect inspection guided by timing critical paths and process-sensitive hotspots. In this talk, a timing emphasis OPC approach is practiced for OCV improvement under the HPO conception. Experiments have been performed to demo pros and cons.

王曉偉

蘇州理碩科技有限公司總經理

報告題目及摘要

題目：延續摩爾定律下的光刻技術探討

摘要：根據經典摩爾定律，集成電路晶體管數目大約每兩年會增加一倍，性能也隨之提高一倍，且價格下降一半。近年來，隨著光刻技術的快速發展，光刻膠的線寬已經接近材料的極限分子尺寸，摩爾定律能否繼續延續成為半導體行業一個不得不面對的問題。

13.5納米EUV極紫外光刻機的出現，為摩爾定律的延續提供了一種可能。然而由于EUV光源強度過低、反射鏡片的反射率衰減及光罩缺陷難題等設備問題，以及光刻膠解像度問題、outgas問題等各種技術難題有待克服，EUV光刻機量產化時間被多次推遲。作為EUV光刻的替代技術，如double patterning技術、納米壓印技術、DSA技術、多電子束直寫技術等也被各大國際半導體組織和集成電路芯片企業深入研討，隨著近期各芯片廠家在技術上的突破，這些EUV替代技術開始逐步趨于成熟和實用。

由于光刻膠材料分子尺寸的限制和EUV光刻機的自身缺陷，EUV光刻機的解像性能依然差強人意，對于14納米以下小線寬來說依然很難實現一次曝光成形。為此EUV+double patterning 和EUV+DSA技術作為超摩爾時代光刻技術的不得已選擇，成為實現7納米芯片技術的主要手段。

伴隨著FinFET技術的出現，通過先進封裝進行實現晶體管的多層疊加也是實現芯片高級程度的一個可行性方向，在不需要縮小圖形線寬和提高光刻膠解像度的前提下，也能夠大幅提高晶體管的集成度。但對于拉開芯片巨頭和跟隨廠家之間技術代差并無明顯幫助，各大芯片巨頭依然對EUV技術充滿期待。